半導体分野の調査レポート＆セミナー
【Live配信】半導体パッケージの反り対策に向けた材料開発と測定技術
2026-06-29
カテゴリ：半導体
主 催 サイエンス＆テクノロジー株式会社
日 時 2026年6月29日（月） 13:00～17:10
講 師 第１部 半導体パッケージの反り抑制の課題と対応する材料技術（13:00～15:00）
（株）レゾナック パッケージング＆パワーソリューションセンター 姜 東哲 氏
第２部 最新の反り測定技術３Dデジタル画像相関法（DIC）（15:10～17:10）
Cobranchor（株） 代表取締役 髙橋 篤 氏
聴講料 49,500円（税込、資料付き）
◆受講の詳細および請求書等は、サイエンス＆テクノロジー株式会社よりご案内します。
◆受講料は、銀行振込（開催日まで）にてお支払い下さい。
◆お申し込み後、ご都合が悪くなった場合は代理の方のご出席が可能です。
キャンセルの場合は、サイエンス＆テクノロジー株式会社の規定が適用されます。
◆受講料は、銀行振込（開催日まで）にてお支払い下さい。
◆お申し込み後、ご都合が悪くなった場合は代理の方のご出席が可能です。
キャンセルの場合は、サイエンス＆テクノロジー株式会社の規定が適用されます。
第1部 半導体パッケージの反り抑制の課題と対応する材料技術
AI半導体の台頭により、半導体パッケージの大型化、高機能化が加速度的に進行中である。その中でも2.xDパッケージと呼称される、主にデータセンターなどサーバー向けボードに実装されうる半導体パッケージに求められる要求は年々高くなっている。当然の事ながら、構成される部材にはこれまで以上の特性が必要とされ、なかでもパッケージの大型化に伴う反り抑制に対する要求は特筆して高いものとなっている。本講演では、2.xDパッケージの作成プロセスに則って、反りにより直面している実装課題や、その対策手法などに関して報告する。
１．会社紹介
２．パッケージング＆パワーソリューションセンターの紹介
３．JOINT2プロジェクトの概要
４．2.xDパッケージの作成プロセスと技術課題
・トップダイの実装からマザーボード実装まで、プロセスフロー概略
・１次実装における技術課題、必要な材料特性をシミュレーション結果を含めて紹介
・1.5次実装における技術課題、封止材料が直面する技術課題に関して紹介
・2次実装における技術課題、はんだリフロー実装により直面する応力起因の信頼性課題に関して紹介
・リフロー温度低減による、反り抑制技術と、得られた信頼性結果の紹介
・今後期待される材料特性と、直面する課題に関して紹介
<受講によって得られる知識・ノウハウ>
・半導体パッケージの変遷
・AI半導体パッケージの概略
・2.xDパッケージの作成プロセス
・各種部材の反りが引き起こす実装課題と、その対策
・反り発生メカニズム
・今後期待されうる材料動向
第2部 最新の反り測定技術３Dデジタル画像相関法（DIC）
昨今の急激な生成AI半導体市場拡大により半導体パッケージの大型化、チップレット化、パネルレベルパッケージ化の進展が顕著になっている。それに伴う複雑な反り挙動に対して高信頼性、高歩留まりに貢献可能な最新反り測定技術を紹介する。
１．反り測定技術の基礎：反り測定技術比較
共焦点顕微鏡、白色干渉計、シャドーモアレ、プロジェクションモアレ、
デジタル画像相関法（DIC）に関する原理、特徴、課題、主流技術
２．デジタル画像相関法（DIC）の基礎：原理、優位点、劣位点
３．デジタル画像相関法（DIC）の実用：具体的な測定方法、最適条件設定
４．デジタル画像相関法（DIC）の展開：最新３D DICの紹介
グローバル/ローカルシステム、プロジェクションDIC、ステレオDIC
<受講によって得られる知識・ノウハウ>
・反り測定技術の基礎知識
・反り測定技術の最新トレンド
・反り測定技術の今後の展開
